GlobalFoundries公布7nm工藝細(xì)節(jié)：最大芯片尺寸700mm2，2018年量產(chǎn)

雷鋒網(wǎng)消息 半導(dǎo)體公司GlobalFoundries最近公布了有關(guān)其7nm制造工藝的細(xì)節(jié)。正如去年9月的公告指出，它將擁有多代7nm FinFET制造工藝，其中包括使用EUV技術(shù)的先進(jìn)制造工藝。GlobalFoundries宣布，其7LP技術(shù)將拓展到三代，使客戶能夠生產(chǎn)面積為700mm2的芯片。據(jù)悉，首批采用7LP工藝的芯片將于2018年下半年開始試產(chǎn)。

7 nm DUV

GlobalFoundries首先重申了其第一代7nm制造工藝的細(xì)節(jié)。該工藝用到了深紫外線（DUV）光刻法，氟化氬準(zhǔn)分子激光器工作的波長為193nm。相比它現(xiàn)有的14LPP工藝，7nm工藝在功率和晶體管數(shù)量相同的前提下，可以帶來40%的效率提升；或者在頻率和復(fù)雜性相同的情況下，將功耗降低60%。

GlobalFoundries目前正在重點(diǎn)嘗試兩種方法——門控制和降低電壓，來降低芯片的功耗。采用7LP工藝的芯片將支持0.65-1V的電壓，這一數(shù)值低于采用14nm工藝的芯片。此外，7LP芯片還擁有更加豐富的門控制功能。

7LP工藝在壓縮成本和縮小尺寸兩方面取得的進(jìn)展不甚匹配。一方面，與14LPP工藝相比，7 nm DUV可將芯片尺寸縮小超過50%?？紤]到后者采用的是20nm后段制程互聯(lián)線系統(tǒng)，這并不出人意外。但由于7 nm DUV涉及多層，要求3-4重圖形；GlobalFoundries表示，根據(jù)不同應(yīng)用場景，7 nm DUV只能將芯片功耗降低30-45%。

GlobalFoundries之所以將其7nm工藝稱作7LP，是因?yàn)樗ㄎ挥诟咝阅軕?yīng)用，而不僅僅是智能手機(jī)的SOC芯片，這與臺(tái)積電探索7nm工藝的方向不同。GlobalFoundries旨在用7LP技術(shù)生產(chǎn)包括用于高性能計(jì)算的CPU、GPU、移動(dòng)SoC，以及用于航空航天、國防和汽車的高性能芯片。這意味著，除了提高晶體管密度（主流設(shè)計(jì)高達(dá)1700萬門/ mm2）和頻率，GlobalFoundries還需要將7LP芯片的最大尺寸，從目前的650mm2提升到約700mm2。而事實(shí)上，芯片的最大尺寸受到很多工具的限制。

GlobalFoundries幾個(gè)季度前就開始用7nm工藝為客戶制造測試晶片了。它的客戶正在使用這些芯片，而它則計(jì)劃于2018年初將芯片推向量產(chǎn)。GlobalFoundries的客戶目前使用的是0.5版本的7nm工藝制程設(shè)計(jì)套件（PDK），今年晚些時(shí)候，它將發(fā)布接近最終版本的v. 0.9版PDK。值得注意的是，像AMD這樣的大客戶并不需要GlobalFoundries的最終版本PDK，就能將CPU和GPU的開發(fā)工作進(jìn)展到一定節(jié)點(diǎn)。因此，GlobalFoundries談到計(jì)劃將7nm工藝商用時(shí)，指的主要是 fabless供應(yīng)商等早期采用者。

除了PDK，GlobalFoundries的7LP平臺(tái)還針對ARM CPU IP、高速SerDes（包括112G），2.5D/3D封裝選項(xiàng)，準(zhǔn)備了豐富的許可文件包。對于大客戶，GlobalFoundries已經(jīng)準(zhǔn)備好了于2018年將7nm DUV工藝商用化。

Fab 8已經(jīng)為7LP做好了準(zhǔn)備

說到量產(chǎn)，今年早些時(shí)候，GlobalFoundries曾宣布計(jì)劃擴(kuò)充Fab 8的產(chǎn)能。目前Fab 8的晶圓月產(chǎn)能約為60000片，它希望擴(kuò)充產(chǎn)能后，14LPP的產(chǎn)量能增加20%。

GlobalFoundries的擴(kuò)張計(jì)劃并不包括擴(kuò)張廠房，這意味著它打算通過安裝更加先進(jìn)的掃描儀來增加產(chǎn)能。GlobalFoundries沒有公開它使用的設(shè)備的細(xì)節(jié)，但可想而知，擁有更高輸出以及更強(qiáng)覆蓋和聚焦性能的新型掃描儀，也將在量產(chǎn)基于4重圖像的7nmDUV時(shí)起到選擇層的作用。

除了更先進(jìn)的ASML TWINSCAN NXT DUV設(shè)備，GlobalFoundries還計(jì)劃于今年下半年在Fab 8中安裝兩臺(tái)TWNSCAN NXE EUV掃描儀。這一點(diǎn)事關(guān)重大，因?yàn)槟壳熬A廠尚未使用EUV工具。另外，由于光源等方面的原因，EUV設(shè)備要比DUV設(shè)備占據(jù)更大的空間。

EUV：仍存在許多問題

超薄工藝中多重圖像技術(shù)的運(yùn)用，是芯片制造行業(yè)需要使用13.5nm極紫外波長光刻的原因之一。芯片制造行業(yè)一直以來致力于開發(fā)適用于量產(chǎn)的EUV工具，雖然最近取得了重大進(jìn)展，但EUV尚未實(shí)現(xiàn)規(guī)模化。這正是GlobalFoundries對多代EUV采取謹(jǐn)慎態(tài)度的原因。必須牢記一點(diǎn)，GlobalFoundries并未對其7nm工藝的迭代正式命名，它只談到了“兼容EUV的7LP平臺(tái)”。因此，本文中對7nm工藝的分代，只是為了方便大家理解。

據(jù)雷鋒網(wǎng)了解，ASML已經(jīng)開發(fā)了幾代EUV掃描儀，并展示了功率為205w的光源。最新升級(jí)的TWINSCAN NXE掃描儀可用性已經(jīng)超過了60%，根據(jù)GlobalFoundries的說法，達(dá)到了可以開始部署的水平。TWINSCAN NXE掃描儀的可用性最終將提升至90%，與DUV工具一致。

但與此同時(shí)，EUV光掩模的保護(hù)膜、掩模缺陷以及EUV抗蝕劑方面仍然存在隱憂。一方面，目前的保護(hù)膜僅適用于每小時(shí)85個(gè)晶片的生產(chǎn)率（WpH），而GlobalFoundries今年的計(jì)劃是達(dá)到125WpH。這意味著現(xiàn)有的保護(hù)膜無法應(yīng)對量產(chǎn)所需的強(qiáng)大光源。保護(hù)膜上的任何缺陷都可能對晶片造成影響，并顯著降低產(chǎn)量。英特爾公司此前展示了可以承受超過200次晶圓曝光的膠片光掩模，這些膠片何時(shí)可以量產(chǎn)目前還不得而知。另一方面，由于抗蝕劑的缺失，大功率光源需要符合要求的直線邊緣粗糙度（LER）以及均勻的局部臨界尺寸（CD）。

第一代7 nm EUV技術(shù)：提高產(chǎn)量，縮短周期

鑒于以上擔(dān)憂，GlobalFoundries將開始為選擇層插入EUV，以減少多重圖像的使用（如果可能的話，徹底消除四重圖像），從而提高產(chǎn)量。目前，它尚未透露將于何時(shí)開始使用EUV工具進(jìn)行生產(chǎn)，只說要等到“準(zhǔn)備就緒”以后。不過看起來EUV工具難以在2018年以前準(zhǔn)備就緒，因此猜測GlobalFoundries最早也要到2019年才會(huì)使用EUV技術(shù)是合乎邏輯的。

這樣的做法很有意義，因?yàn)樗沟肎lobalFoundries能夠提高客戶的產(chǎn)品，并進(jìn)一步了解，如何將EUV應(yīng)用于量產(chǎn)。在最理想的情況下，GlobalFoundries將可以使用7nm EUV技術(shù)生產(chǎn)針對7 nm DUV設(shè)計(jì)開發(fā)的多重圖像芯片。但是，應(yīng)該牢記兩點(diǎn)。 首先，半導(dǎo)體開發(fā)商每年都會(huì)發(fā)布新產(chǎn)品。 第二，GlobalFoundries最早也要在發(fā)布首款7nm DUV芯片幾個(gè)季度后，才會(huì)將EUV工具插入生產(chǎn)流程。因此，GlobalFoundries生產(chǎn)的首款基于EUV的芯片極有可能是全新設(shè)計(jì)，而非原本采用全DUV工藝制造的芯片。

第二代7nmEUV工藝：更高的晶體管密度

GlobalFoundries何時(shí)將推出下一代7nm EUV工藝，取決于行業(yè)能夠多快解決EUV掩模、保護(hù)膜、CD均勻性以及LER等方面的挑戰(zhàn)。

GlobalFoundries的第二代7nm EUV制造技術(shù)，將具備更好的LER和分辨率。它希望借此實(shí)現(xiàn)更高的晶體管密度、更低的功耗以及更高的性能。盡管這項(xiàng)工藝背后的技術(shù)仍帶有實(shí)驗(yàn)性質(zhì)，但GlobalFoundries也沒有說何時(shí)能夠解決面臨的問題以及向客戶提供合適的服務(wù)。

最后，第3代7LP可能會(huì)引入新的設(shè)計(jì)規(guī)則，以實(shí)現(xiàn)更小的尺寸、更高的頻率和更低的功耗。我希望向這一代技術(shù)的過渡能夠與IC設(shè)計(jì)人員無縫對接。畢竟，絕大多數(shù)設(shè)計(jì)人員仍在使用DUV。唯一不確定的是，GlobalFoundries是否需要在Fab 8中安裝TWINSCAN NXE掃描儀，用于第二代7 nm EUV工藝。

5nm EUV：可調(diào)節(jié)柵極 - GAA FET

GlobalFoundries公布7LP平臺(tái)計(jì)劃的前一周，IBM和它研究聯(lián)盟的伙伴（GlobalFoundries 和 Samsung）展示了一片采用5nm工藝制造的晶圓。晶圓上的IC是用硅納米片晶體管（也稱GAA FET）構(gòu)建的，它們看起來未來還可以用于構(gòu)建半導(dǎo)體模塊。當(dāng)然，最大的問題是要等到什么時(shí)候。

由IBM、GlobalFoundries和Samsung開發(fā)的GAA FET技術(shù)，以每個(gè)晶體管四個(gè)門的方式堆疊硅納米芯片。GAA FET技術(shù)的關(guān)鍵點(diǎn)在于納米芯片的寬度可以在單件制造過程或設(shè)計(jì)階段進(jìn)行調(diào)節(jié)，從而微調(diào)芯片的性能和功耗。IBM聲稱，相比10nm工藝，5nm工藝在相同功耗和復(fù)雜性的前提下能夠帶來40%的性能提升，或者在相同頻率和復(fù)雜度的條件下，降低75%的功耗。但必須牢記一點(diǎn)，盡管IBM加入了研究聯(lián)盟，但它的公告并不能反映GlobalFoundries和三星研發(fā)制程工藝的真實(shí)進(jìn)度。

IBM、GlobalFoundries和三星聲稱，它們使用EUV對GAA FET進(jìn)行了調(diào)整。這是合乎邏輯的，因?yàn)檫@三家公司在SUNY理工學(xué)院的NanoTech綜合大樓使用ASML TWINSCAN NXE掃描儀進(jìn)行了研發(fā)工作。從技術(shù)上來說，假設(shè)能夠得到正確的CD、LER和周期等，用DUV設(shè)備生產(chǎn)GAA FET是可行的。不過5nm工藝設(shè)計(jì)對EUV工具的依賴程度還有待觀察。

研究聯(lián)盟的三大成員都沒有談到5nm 量產(chǎn)的時(shí)間框架，但外界普遍認(rèn)為，5nm EUV最早也要到2021年。

幾點(diǎn)看法

總而言之，根據(jù)最近發(fā)布的一系列公告，EUV技術(shù)看起來越來越有可能走出實(shí)驗(yàn)室，投入批量生產(chǎn)。就在剛剛過去的幾周，GlobalFoundrie和它的兩家合作伙伴就EUV技術(shù)發(fā)布了幾個(gè)公告，聲稱它是未來的一部分，但這并不意味著他們沒有B計(jì)劃——多重圖像方案。目前來看，EUV技術(shù)是它們中期計(jì)劃的一部分，而非長期計(jì)劃。盡管如此，沒有人能夠說出EUV投入量產(chǎn)的最終日期，我們唯一知道的就是要等到“準(zhǔn)備就緒以后”。

正如GlobalFoundries之前所說，將EUV設(shè)備插入其制造流程是一個(gè)循序漸進(jìn)的過程。它計(jì)劃于今年安裝兩臺(tái)掃描儀，用于接下來幾個(gè)季度的量產(chǎn)，但除此之外并未宣布更多信息。盡管EUV技術(shù)前景一片光明時(shí)，但相關(guān)技術(shù)卻還沒有成熟，而且目前沒人知道它何時(shí)才能滿足量產(chǎn)所需的必要指標(biāo)。

說到7LP平臺(tái)，有趣的是，盡管7LP平臺(tái)支持超低電壓（0.65 V），且能夠勝任移動(dòng)應(yīng)用；GlobalFoundries卻主要定位于高性能應(yīng)用，而不是像其他芯片廠商一樣，定位于移動(dòng)SOC。從性能/功率/芯片面積角度來看，盡管7LP制造工藝看起來相當(dāng)有競爭力，但GlobalFoundries的合作伙伴將如何運(yùn)用該技術(shù)還有待觀察。

via    anandtech             雷鋒網(wǎng)編譯